直角/差分/蛇(She)形，三種特(Te)殊的PCB走線技(Ji)巧

布線（Layout）是PCB設[She]計工程師最基本的工作技能[Neng]之一。走線[Xian]的好壞将直接影響到整個系統的性能[Neng]，大多數高速的設計理論也要最終經過Layout得以實現并驗證，由[You]此可見，布線在高速PCB設計中[Zhong]是至關重要的。下面[Mian]将針(Zhen)對實際布線中可能遇(Yu)到的一些情況，分析其合理性(Xing)，并給出一些[Xie]比[Bi]較優化的走線(Xian)策略(Lue)。

?

主要從直角走線，差[Cha]分走(Zou)線，蛇[She]形線等三個方面來闡述。

?

1．直[Zhi]角走線

直角(Jiao)走線一般是PCB布線中要求盡量[Liang]避免[Mian]的情況，也幾乎[Hu]成為衡量布線好壞(Huai)的标準之一，那麼[Me]直角走(Zou)線究竟會[Hui]對信(Xin)号傳輸産生多[Duo]大的影響呢？從原理上說，直角走[Zou]線會使傳輸[Shu]線的線寬(Kuan)發生[Sheng]變化，造成阻抗的不(Bu)連續。其實不光是直角(Jiao)走(Zou)線，頓角，銳角走(Zou)線都可能會造成阻抗(Kang)變化的情況(Kuang)。

?

直角走線的對[Dui]信号的影響就(Jiu)是主要體現在(Zai)三個方面：

一是拐角[Jiao]可以(Yi)等效為(Wei)傳輸線上的(De)容性負[Fu]載，減[Jian]緩上升時間；
二是阻抗不連續[Xu]會造成信号(Hao)的反射[She]；
三是直角尖端[Duan]産生的EMI。

?

傳輸線的直角帶來(Lai)的(De)寄[Ji]生電容可(Ke)以由下面這個經驗公[Gong]式來計算：

?

C=61W(Er)1/2/Z0

在上式[Shi]中[Zhong]，C就[Jiu]是指拐角的等效電容（單位：pF），W指走線[Xian]的寬度（單位：inch），εr指介質的介(Jie)電常數，Z0就是傳輸線的特征阻[Zu]抗。舉個例子，對于一(Yi)個4Mils的50歐姆傳輸線[Xian]（εr為4.3）來說(Shuo)，一個直角帶[Dai]來[Lai]的電容量大概為0.0101pF，進而(Er)可(Ke)以估(Gu)算由此引起的上(Shang)升時間變化(Hua)量：

T10-90%=2.2*C*Z0/2=2.2*0.0101*50/2=0.556ps

通過計算可以看(Kan)出(Chu)，直角走線帶[Dai]來的電容效應[Ying]是極其微[Wei]小的[De]。

?

由于(Yu)直角走線的[De]線寬增加，該[Gai]處的(De)阻抗将減小，于是會産生(Sheng)一定的信号反射現(Xian)象，我們可以根(Gen)據傳輸線(Xian)章節中提到的阻[Zu]抗計算[Suan]公式來算[Suan]出線寬增加後[Hou]的等[Deng]效阻抗，然後根據經[Jing]驗公式計算[Suan]反射系數：

ρ=(Zs-Z0)/(Zs+Z0)

一般直角走線導緻的阻抗變化在7%-20%之[Zhi]間，因而反射系數最大為(Wei)0.1左右。而且，從下圖可以看到，在(Zai)W/2線長的時間内(Nei)傳輸(Shu)線阻抗變化到最小，再經過W/2時間又恢[Hui]複[Fu]到正常的阻抗，整個發生(Sheng)阻抗(Kang)變化(Hua)的時間極短(Duan)，往往在10ps之内(Nei)，這樣快而且微(Wei)小的變化對一[Yi]般的[De]信号傳輸[Shu]來說幾乎是可以忽略的。

很多人對直角[Jiao]走線都有這樣的[De]理[Li]解，認為尖端容易發射或接收電磁波，産生EMI，這也成[Cheng]為許多人認[Ren]為不能直角走線的理由之一。然而很多實際測試的結果顯示，直角走線并不會比直線[Xian]産生很明(Ming)顯的EMI。也許目(Mu)前(Qian)的儀(Yi)器性能，測試水平制[Zhi]約了測試的精确性，但至(Zhi)少說明了一個問題，直角走線的輻射已經小于儀器本身的測(Ce)量誤差。

?

總的說來，直角(Jiao)走線并不是想象中[Zhong]的那麼可怕(Pa)。至少在GHz以下的應[Ying]用中，其産生[Sheng]的(De)任何[He]諸如電容，反射，EMI等效[Xiao]應在TDR測試中幾乎體(Ti)現不出來，高速PCB設計[Ji]工程師的(De)重點還是[Shi]應該放在布局，電源/地設[She]計，走線設計，過孔等其他方面。當然，盡管直角走線[Xian]帶來的影響不是(Shi)很(Hen)嚴重(Zhong)，但并不是(Shi)說我們以後都(Dou)可(Ke)以走直角線[Xian]，注意[Yi]細節是每個優秀工程師[Shi]必備[Bei]的基(Ji)本素質[Zhi]，而且，随着數字電路的飛速[Su]發展，PCB工程師處理的信号頻率也會不斷提高，到(Dao)10GHz以上的RF設計領域，這些(Xie)小[Xiao]小的直角都可能成為高[Gao]速問題的重點對象。

?

2．差分走[Zou]線

差分信号（DifferentialSignal）在高速電路[Lu]設計中的應[Ying]用[Yong]越來越廣泛，電(Dian)路中最關鍵的信号(Hao)往往都要采用差分結構[Gou]設計，什麼另它這麼[Me]倍受青睐[Lai]呢？在PCB設計中又如何[He]能保證其(Qi)良好的性能呢[Ne]？帶着這(Zhe)兩個問題，我們進[Jin]行下一部分的讨論[Lun]。

何為差分信[Xin]号？通俗地說，就是(Shi)驅動端發送兩個等值、反相的信号，接收端[Duan]通過比(Bi)較(Jiao)這(Zhe)兩個電壓的差[Cha]值來判斷邏輯狀(Zhuang)态[Tai]"0"還是"1"。而承載差分信号的(De)那一對走線就稱為差分走(Zou)線。

?

差分(Fen)信号和普通的[De]單端[Duan]信号走線相比，最明[Ming]顯的優勢體(Ti)現在以[Yi]下三個方面(Mian)：

a.抗幹擾能力強，因為兩根差分走線之間的耦合很好，當外(Wai)界[Jie]存在噪(Zao)聲幹擾時，幾乎是同(Tong)時被耦合(He)到兩條線上，而接收端[Duan]關心的隻是兩信号的差值[Zhi]，所以外[Wai]界的共模噪聲可(Ke)以被完全抵消。

b.能[Neng]有效抑制EMI，同[Tong]樣的道理，由(You)于兩根(Gen)信号的極[Ji]性相反，他們對(Dui)外輻射的(De)電磁場可以相互[Hu]抵(Di)消，耦合的越緊(Jin)密，洩放到外界的(De)電磁能量越少。

c.時序定位精确，由[You]于差分信号的[De]開關變化[Hua]是(Shi)位于兩[Liang]個信(Xin)号的[De]交點[Dian]，而不像普通單端信[Xin]号依靠高低兩個阈值電[Dian]壓判斷[Duan]，因而受工藝，溫度的影響小，能降低時序上的誤差，同時也更适合于低幅度信号的電路[Lu]。目前流行(Hang)的LVDS（lowvoltagedifferentialsignaling）就是指這種小振幅差[Cha]分[Fen]信[Xin]号技術。

?

對于PCB工程師來說，最關注的還是如何(He)确保在實際走線中能完全發揮差分走線的這些優勢。也許隻要是接(Jie)觸過Layout的人(Ren)都會了解差分走線的一般要求，那就是"等長(Zhang)、等距"。等長是為了保證兩[Liang]個差(Cha)分信号時刻保[Bao]持相反極性，減少共模分量；等(Deng)距則主要[Yao]是[Shi]為了保證兩者[Zhe]差分阻抗一緻，減(Jian)少反射。"盡量靠近原則"有時候也是差分走線的要求之[Zhi]一。但(Dan)所有這(Zhe)些規則都不是用來(Lai)生搬硬套的，不少[Shao]工程師似乎還不了解高速差分信号傳[Chuan]輸的本質(Zhi)。

• 上一個：V-SN808是VCP鍍銅錫工(Gong)藝最(Zui)好的光亮劑
• 下(Xia)一個：清明(Ming)節(Jie)要怎麼過？你準[Zhun]備好了(Le)嗎？