pcb在設計過程中[Zhong]要如何抗ESD？

    靜電釋放(Electro-Static discharge)簡稱ESD。靜(Jing)電是自然現象(Xiang)，其特點是長時[Shi]間積聚、高電壓、低電量、小電流(Liu)和作用時[Shi]間短等。人體接觸、物體摩擦、電[Dian]器間[Jian]的[De]感應等，都會[Hui]産生靜電，電子産品基本上都(Dou)處于ESD的[De]環[Huan]境之(Zhi)中。ESD一般不會直接損壞電子産品，但卻會對其[Qi]造成幹擾[Rao]，會導[Dao]緻[Zhi]設備鎖死、信(Xin)号幹擾、數據丢失等。故此，電子[Zi]産品必須[Xu]做好抗ESD，PCB作為電子産[Chan]品的基本器件，也不可忽視。 

那麼(Me)，PCB在設計、生産過程中，應該如何抗ESD呢? 

         在PCB闆的設計當中,可以通過[Guo]分層、恰當的布局布線和(He)安裝實現PCB的抗ESD設計(Ji)。在設計過程中(Zhong)，通過預測可以将絕大多[Duo]數設計修(Xiu)改僅限于增減元器[Qi]件。通過調整PCB布(Bu)局布線,能夠很好地防範ESD。以下是(Shi)一些常見的防範措施。

    首先在電路設(She)計上，應當減少環路面積(Ji)。因為環路具有變化的磁[Ci]通量，電流的幅度與環的面積成正比，環路越大，則磁通(Tong)量越大(Da)，則就能感應出越強的電[Dian]流[Liu]。故環路面積越小，能夠感應到[Dao]的靜(Jing)電電流越小。 

其次[Ci]，盡量使[Shi]用多層PCB，因(Yin)為多層PCB的地平面、電[Dian]源平面、信号線、地線的間距可以減小工模阻抗和感性耦合，從而減(Jian)少ESD。 

第三，盡量使用較短的信号線，因(Yin)為長的信号線可以接收ESD脈沖[Chong]能(Neng)量。盡量把每個信号(Hao)層緊靠着相應的電源層或(Huo)地線層[Ceng]。如果(Guo)元器件比較[Jiao]密(Mi)集，可以使用内[Nei]層線。 

第[Di]四，如果PCB周圍畫出不加[Jia]組焊層的走線，可以将走線連[Lian]接至外殼(Ke)，但不能構成一個[Ge]封閉的環，以免形[Xing]成環形天線而(Er)引(Yin)入更大的麻煩。 

第五，可以采(Cai)用有鉗[Qian]位二極[Ji]管的CMOS器件或者(Zhe)TTL器(Qi)件保護電路，有了鉗位二極(Ji)管的保護，在實際電路設計中減小[Xiao]了設計的複雜度。 

• 上一個：電路闆維修之(Zhi)注意事項
• 下一個：設計一[Yi]塊良好的PCB要(Yao)考慮哪些方面